ZHCSM33D February 2022 – January 2025 TMP1826
PRODUCTION DATA
為了減少導(dǎo)線數(shù)，TMP1826 的總線供電模式是主要運(yùn)行模式。器件的 VDD 引腳必須連接到 GND，器件的 SDQ 引腳必須通過(guò)上拉電阻連接到主機(jī) GPIO。
要計(jì)算上拉電阻范圍，請(qǐng)將 VPUR、VOL(MAX)、VIH(MIN) 和 IPU(MIN) 的值代入方程式 2，其中 VPUR > 2.0V。
然后，可以根據(jù)通信速度和總線或電纜寄生電容來(lái)調(diào)整上拉電阻的實(shí)際值。
當(dāng)激活 VDD 時(shí)，TMP1826 通過(guò)上拉電阻汲取電流，為其內(nèi)部電容器充電。當(dāng)內(nèi)部電容器充電至上拉電壓時(shí)，主機(jī)可以開(kāi)始通信。當(dāng)主機(jī)將其 GPIO 置于高阻抗?fàn)顟B(tài)時(shí)，總線空閑狀態(tài)為高電平，由上拉電阻維持此狀態(tài)。
當(dāng) SDQ 引腳為低電平時(shí)，TMP1826 使用存儲(chǔ)的電荷運(yùn)行，并測(cè)量低電平周期以解碼主機(jī)發(fā)送的總線復(fù)位、邏輯高電平和邏輯低電平。同樣，當(dāng)主機(jī)從 TMP1826 中讀取數(shù)據(jù)時(shí)，它會(huì)將總線的狀態(tài)從高電平變?yōu)榈碗娖?，并釋放總線。根據(jù)器件必須發(fā)送邏輯低電平還是邏輯高電平，器件應(yīng)將總線保持在低電平或立即釋放總線。