ZHCSJY7E April 2019 – December 2021 SN74HCS74-Q1
PRODUCTION DATA
該器件包含兩個獨立的 D 型正緣觸發(fā)觸發(fā)器。所有輸入均包括施密特觸發(fā),可實現(xiàn)慢速或高噪聲輸入信號。將預設 (PRE) 輸入設為低電平,會輸出高電平。將清零 (CLR) 輸入設為低電平,會重新輸出低電平。預設和清零功能是異步的,并且不依賴于其他輸入的電平。當 PRE 和 CLR 處于非活動狀態(tài)(高電平)時,數據 (D) 輸入處滿足設置時間要求的數據將傳輸到時鐘 (CLK) 脈沖正向緣上的輸出(Q,Q)處。時鐘觸發(fā)在一定電壓電平下發(fā)生,并且不與輸入 (CLK) 信號的上升時間直接相關。經過保持時間間隔后,可以更改數據 (D) 輸入處的數據而不影響輸出(Q,Q)處的電平。
| 器件型號 | 封裝(1) | 封裝尺寸(標稱值) |
|---|---|---|
| SN74HCS74PW-Q1 | TSSOP (14) | 5.00mm × 4.40mm |
| SN74HCS74D-Q1 | SOIC (14) | 8.70mm × 3.90mm |
| SN74HCS74BQA-Q1 | WQFN (14) | 3.00mm × 2.50mm |
| SN74HCS74DYY-Q1 | SOT-23-THIN (14) | 2.00 mm x 4.20 mm |
施密特觸發(fā)輸入的優(yōu)勢