ZHCSN95A August 2022 – December 2022 DRV8452
PRODUCTION DATA
圖 7-73 展示了 CTRL13，表 7-54 中對此進行了介紹。
讀/寫
返回寄存器映射表
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TSTSL_DLY[5:0] | VREF_INT_EN | RSVD | |||||
| R/W-000100b | R/W-0b | R/W-0b | |||||
| 位 | 字段 | 類型 | 默認值 | 說明 |
|---|---|---|---|---|
| 7-2 | TSTSL_DLY[5:0] | R/W | 000100b | 控制最后一個 STEP 脈沖和激活靜止省電模式之間的延遲。
|
1 | VREF_INT_EN | R/W | 0b | 當該位為 1b 時，器件使用內(nèi)部 3.3V 基準進行電流調(diào)節(jié)，并忽略 VREF 引腳上的電壓。 |
0 | RSVD | R/W | 0b | 保留 |
請勿將 TSTSL_DLY 設(shè)置為 000000b。