ZHCSXV2A February 2025 – September 2025 DRV8163-Q1
PRODUCTION DATA
DRV8163-Q1 器件通過(guò)引腳、DRVOFF 和 IN 提供簡(jiǎn)單的雙引腳輸出控制。
輸入端可接受 100% 或 PWM 驅(qū)動(dòng)模式的靜態(tài)或脈寬調(diào)制 (PWM) 電壓信號(hào)?？梢栽趹?yīng)用 VM 之前為器件輸入引腳供電。默認(rèn)情況下，nSLEEP 和 DRVOFF 引腳分別具有內(nèi)部下拉和上拉電阻器，以便在沒(méi)有輸入時(shí)保持輸出為高阻態(tài)。IN 引腳還具有內(nèi)部下拉電阻器。
在開(kāi)關(guān)半橋上的高側(cè)和低側(cè) FET 之間轉(zhuǎn)換時(shí)，該器件會(huì)自動(dòng)生成所需的死區(qū)時(shí)間。該時(shí)序基于內(nèi)部 FET 柵源電壓反饋。無(wú)需外部時(shí)序。該方案提供了最短的死區(qū)時(shí)間，同時(shí)保證沒(méi)有擊穿電流。下表展示了橋接控制的邏輯表。有關(guān)負(fù)載說(shuō)明，請(qǐng)參閱節(jié) 8.1.1。
| nSLEEP | DRVOFF | IN | OUT | 器件狀態(tài) |
|---|---|---|---|---|
| 0 | X | X | 高阻態(tài) | SLEEP |
| 1 | 1 | 0 | 高阻態(tài) | STANDBY |
| 1 | 1 | 1 | 參考表 | STANDBY |
| 1 | 0 | 0 | L | 運(yùn)行 |
| 1 | 0 | 1 | H(1) | 運(yùn)行 |